亚洲第一区中文字幕在线播放_国产精品麻豆三级一区视频_亚洲激情区_在线亚洲欧美在线_不卡的av一区二区三区_久久午夜国产电影_亚洲精品久久中文字幕老司机久久一区二区三区_男男女女爽爽爽免费视频男男女女爽爽爽免费视频_A级一片男女牲交试看_国产精品国产三级第一集_国产第一毛片_国产麻豆精品电影_国内av一区二区三区在线看_日本一区视频在线播放_欧美一区二区黄色录像

工作地點(diǎn)及招聘人數(shù)：北京，1-2人

工作內(nèi)容 ：

1. 根據(jù)項(xiàng)目需求，參與方案設(shè)計(jì)、論證；

2. 用VHDL、Verilog語言實(shí)現(xiàn)雷達(dá)、聲吶、電子對(duì)抗等信號(hào)處理算法設(shè)計(jì)；

3. DDR3、GTX等高速接口IP核開發(fā)應(yīng)用；

4. 參與系統(tǒng)功能測試與優(yōu)化。

任職要求：

1. 本科及以上學(xué)歷，計(jì)算機(jī)、通信、電子、雷達(dá)、信號(hào)處理等相關(guān)專業(yè)；

2. 熟練掌握FPGA開發(fā)、調(diào)試、驗(yàn)證流程和方法，運(yùn)用信號(hào)處理知識(shí)設(shè)計(jì)FPGA算法模塊；

3. 熟練使用Xilinx或Altera系列FPGA開發(fā)軟件，熟練使用VHDL、Verilog；

4. 熟悉雷達(dá)、聲吶或或電子對(duì)抗處理者優(yōu)先。

薪酬范圍：1萬~2萬/月